支撑高性能计算，接口除了更快还有什么？

高性能计算（HPC，High Performance Computing）系统指的是使用并行工作的处理器集群，处理海量多维数据集（大数据），以极高速度解决复杂问题，应用领域包含科学模拟、数据分析和机器学习等。

硬件和软件技术推动之下，HPC呈现几个趋势：

百万兆次级计算（Exascale Computing）：构建百万兆次级超级计算机的竞赛正在升温，该计算机能够执行至少1 exaflop（每秒10亿次计算）。多个国家正在积极开发百万兆次级系统，重点是提高性能、能效和可扩展性。
人工智能（AI）和机器学习（ML）：AI和ML在HPC中变得越来越重要，尤其是在气候建模、材料科学和基因组学等领域，为了能够支持这些工作负载，对高性能计算系统的需求不断增长。
GPU加速：图形处理单元（GPU）已成为HPC系统的重要组成部分，可提供高水平的并行处理性能和能源效率。GPU正被用于各种应用，包括科学模拟、数据分析和机器学习。
以内存为中心的架构：HPC应用规模和复杂性不断增长，对更多以内存为中心的架构的需求日益增长，这些架构可以支持更大数据集和更复杂算法。
异构架构：异构架构在单个芯片或系统上组合不同类型的处理器（例如CPU、GPU、FPGA），这在HPC中变得越来越普遍。

上述高性能计算的趋势归结为两点，一个是计算单元的性能提升，另一个是架构带来的数据传输能力提升，本文侧重于讲述数据传输中的接口技术。

大量数据在高性能计算系统的芯片组之间、板卡之间、设备之间传输，频繁地从存储器读取数据、将数据传输到处理器计算、将计算结果写入存储器，这个过程涉及到许多通信协议和数据格式，以便不同组件之间能够进行有效通信和数据交换。为了满足人工智能应用推动下更高带宽和更低延迟等高性能计算系统性能要求，接口技术持续迭代，包括协议、芯片、IP等，下面将首先从常见的PCIe协议说起。

图注：高性能计算系统涉及的接口协议（不完全统计）

PCIe

AI/ML和云计算需求驱动标准升级

PCIe是计算系统中常见的接口协议之一，从PCIe标准问世到现在已经过了20多年，在这期间，应用多样性、带宽需求和硬件规格共同推动了PCIe协议速率快速的增长。

PCIe 5在2019年正式发布，提供比PCIe 4多一倍的比特传输率，即从16GT/s提升至32GT/s。对于x16通道的链路，总带宽可扩展至128GBps。PCIe 5具有更高的传输速率，使系统设计人员能够轻易地平衡带宽需求，对于40GigE和SSD等特定应用，只需使用更少的通道，就可平衡带宽需求。而对于AI和ML等要求更高的高带宽应用，则可以充分地利用x16通道。

2022年，PCI-SIG正式发布PCIe 6.0最终版本1.0，主要有3个变化：数据传输速率从32GT/s翻倍至64GT/s；编码方式从NRZ信令模式转向PAM4信令模式；从传输可变大小TLP到固定大小FLIT。

2017年之后PCIe标准几乎每两年就更新一次，更新速度明显加快，因为高性能计算和AI快速发展，让数据中心和高性能计算机对高速率和高带宽的需求越来越大，PCI-SIG也加快了新标准的推出。

PCIe协议升级节奏加快有多重意义，首先，加快数据传输速度，通过提高PCIe标准协议中每个通道的带宽，可以实现更快速、更稳定的数据传输，从而提高系统整体性能；其次，支持更多设备同时传输数据；再次，PCIe的升级还可以支持新兴技术和应用场景的发展，特别是人工智能、大数据分析、虚拟现实等技术的兴起，对计算机系统的数据处理能力提出了更高的要求，通过提供更大的数据带宽，PCIe标准协议升级可以满足这些新兴技术和应用场景对高速数据传输的需求，推动科技创新和应用发展。

SerDes

IP的灵活性适应设计需求的多元化

SerDes技术与PCIe经常一起使用，实现数据并行、串行转换，通过物理介质（例如铜缆或光纤电缆）进行数据收发。在PCIe中使用SerDes技术可实现更高数据传输速率，例如PCIe 3.0支持每通道高达8Gbps（GT/s）的数据传输速率，PCIe 4.0则将其翻倍至每通道16GT/s。

SerDes还可以与PCIe之外的其他类型接口标准和协议配合使用，包括USB、Ethernet和HDMI等。应用场景包括存储系统，例如固态驱动器（SSD）与主机的接口；高速网络设备，如交换机和路由器，通过以太网或其他网络协议传输数据。

1、单信道速率128G已有成熟SerDes IP方案

SerDes技术不断提高单信道速率，最初常见的速率是1 Gbps（千兆位每秒），逐渐提高到10 Gbps、25 Gbps、40 Gbps、50 Gbps甚至更高，这种提高速率的迭代是通过优化电路设计、使用更先进的制造工艺和改进信号处理算法来实现的；SerDes技术还采用优化信号传输和接收算法，以及使用更先进的制造工艺，在提供高速数据传输的同时降低功耗；在信号完整性方面，SerDes使用更高质量的材料、改进电路设计、引入前向纠错机制和自适应等技术来增强信号的稳定性和抗干扰能力。

Credo销售副总裁杨学贤说道，目前，数据中心服务器单信道速率以28G及以下为主，向56G及更高速率迈进，而交换机单信道速率则由以56G为主，逐渐向112G迁移，AI和大模型的兴起加速了这一进程。在数据中心112G PAM4应用场景中，IP供应商提供了许多优化方案，其中，Credo的SerDes IP和光DSP芯片主要有三点优势：

性能优越。Credo先进的混合信号以及数字信号处理（DSP）112G PAM4 SerDes架构均早已在台积电12nm制程工艺下完成研发并投片验证，已成功应用于Credo全系列铜连接以及光连接解决方案产品之中。

就Credo的光DSP产品而言，Credo的Dove系列均为单信道100G PAM4光DSP产品，该系列专为快速增长的超大规模数据中心和人工智能应用场景设计，满足客户对功耗的苛刻限制以及日益增长的带宽需求。该系列产品除了支持同外置激光器或调制器驱动器一起使用外，还提供集成EML、SiPho及VCSEL驱动的版本，为客户提供最大的灵活性。以Dove 800D/410D为例，光侧及电侧均使用第四代DSP技术，提供了较佳的高灵敏度和低误码率（BER）性能，为组件变化和量产提供了足够的性能余量。

更低功耗。Credo非常擅长于设计低功耗的SerDes IP及光DSP产品。如果Credo DSP与竞品采用同一节点的台积电工艺，Credo的光DSP产品功耗要低很多。

N-1的制程优势。Credo的低功耗和高性能设计，形成了一个非常好的N-1半导体制程优势并进一步给客户创造价值。比如，竞争对手为了让其产品具有同Credo产品一样的低功耗，就不得不去采用更小线宽、但是更加昂贵的工艺。Credo的N-1制程优势使其比竞争对手使用更成熟的制程，比如要实现同样的功耗和性能，竞争对手可能用7nm工艺，而Credo只需用12nm工艺。使用成熟工艺带来了成本优势，也使得Credo的产品可以更快进入市场。

2、SerDes IP可用作ASIC，也可作为Chiplet进行复用

针对不同用户设计要求，芯片开发人员可以选择ASIC、ASSP和Chiplet设计，具体到SerDes IP，供应商能够提供灵活的方案。

据杨学贤介绍，Credo核心的SerDes及专门构建的混合信号DSP技术可以作为SerDes IP授权给客户特定的ASIC设计使用，也可以通过Chiplet的形式通过2.5D封装集成到多芯片模块片上系统（MCM SoC）中。Credo IP的优势之一是易于集成。即便有成百上千条SerDes通道，但其实ASIC与ASSP没有太大的本质上的区别，主要在于它的目标受众和部署——特定系统（或系列）中的单个公司vs各类系统中的多个公司。IP的商业模式决定了其更适用于ASIC芯片。

Credo的XSR IP可用于多芯片模块片上系统（MCM SoC）中不同系统间互联，此外，Credo的SerDes Chiplet是SerDes IP的一种重用形式，可通过2.5D封装集成到MCM SoC中。Credo SerDes IP及Chiplet适用于高性能计算、交换芯片、AI/ML、安全及光通信（CPO）等诸多领域。

网络和数据中心架构的基础设施向更高速率迈进，这对可将数字核心和模拟接口功能相结合的拥有更高性能、更低功耗的ASIC有着强烈需求。然而，在单片ASIC组件中实现上述性能需求是一项充满挑战的工作，因为模拟和数字处理的工艺节点在以不同的速度发展。

但采用Credo Retimer Chiplet的多芯片组件设计可以将模拟接口与数字核心ASIC分离，从而降低了成本与设计风险，同时可以加速产品迭代周期。将Chiplet集成到MCM设计中能够加速ASIC创新和系统部署，以满足网络服务提供商和超大规模数据中心不断增长的性能需求。

通过将片上SerDes功能移出芯片，可将更多的ASIC芯片面积重新用于实现额外计算、提高交换性能及更深入的路由表等功能。

数据中心市场向400G、800G及更高速的ASIC发展，市场将从单芯片ASIC过渡到MCM解决方案。此外，随着市场朝25.6Tbps、51.2Tbps更大容量迈进，预期将会有更多ASIC采用MCM结构。例如特斯拉Dojo超算系统的D1芯片就有用到Credo的Chiplet产品。据悉，Credo公开售卖的Chiplet主流产品有单通道56G的BlueJay和单通道112G的Nutcracker。均可为用于先进的交换机、高性能计算、人工智能（AI）和机器学习应用的下一代多芯片组件（MCM）ASIC提供低功耗与满足系统级传输距离的性能。BlueJay更适用于12.8Tbps交换机结构ASIC，Nutcracker则是25.6Tbps交换机结构ASIC的理想选择。

3、制程和IP组合支持不同领域需求

先进的工艺制程会降低芯片的功耗，缩小芯片的体积，但同时会带来更高的生产成本、更低良率及由于晶圆厂产能排期等原因导致的更久的上市时间。

Credo现有的芯片产品，包括光DSP芯片、线卡芯片及Chiplet主要采用12nm工艺制程，但竞争对手通常需要采用7nm/5nm实现同样的功耗，这也正是N-1的制程优势。但同时Credo拥有全面的IP组合，可提供28nm/12nm/7nm/5nm/4nm不同工艺节点下的LR/MR/VSR/XSR IP，全面覆盖客户的广泛需求。Credo SerDes IP提供的高速物理层接口（I/O）是高速通信底层的支撑技术，海量数据传输需求、AI训练和推理及超算等对高算力需求的爆炸式增长，给这个市场带来了更加广阔的发展机会。Credo SerDes IP及Chiplet适用于高性能计算、交换芯片、AI/ML、安全及光通信（CPO）自动驾驶等诸多领域。Credo的Ostrich IP产品——40G PAM3 SerDes PHY/PMA IP还可用于消费电子等领域。

640 (39).png

图注：Credo SerDes IP 产品总览（来源：Credo）

USB-C

统一消费电子设备接口，控制器设计面临挑战

消费电子设备趋同于边缘人工智能设备，计算性能和接口技术也在提升。USB-C正在成为消费电子设备接口的事实标准，苹果新一代手机iPhone 15首次引入USB-C（或者Type-C）接口或能进一步推动这个趋势。随着越来越多的厂商采用USB-C接口作为主要连接标准，用户可以更方便地共享充电器、数据线和其他配件，有助于提高资源利用效率，并促进可持续发展。此外，USB-C接口的普及还可以促进各种创新和技术进步，推动整个行业向更高水平发展。

640 (28).jpg

图注：Tony Lai，安森美先进方案部市场经理

安森美先进方案部市场经理Tony Lai说道，新一代的智能手机、平板电脑都基本已从传统micro-USB转换到USB Type-C接口。除了更快传送数据、影音数据，还通过配合手机厂商特定快充协议或Type-C PD充电器，实现手机或平板电脑超级快充。而新一代笔记本电脑也转变成单/双USB PD取代HDMI、Micro-USB、充电口，实现单一Type-C口，同时具备传送数据、影音和对笔记本电脑供电或从笔记本电脑取电的单口多功能。

目前在市场上主流的USD PD Type-C控制器，最大支持功率为100W、20V/5A，即支援USB PD3.0标准。在2021年发布的USB PD 3.1，最大功率延伸至240W，最高输出电压亦提升到48V。

对于芯片制造商来说，要设计简单易用的USB PD 3.1 Type-C控制器，能支持IC输出电压范围至48V，并且耗电少，是相当大的挑战。USB PD 3.1协议从2021年发布到现在，市面上支持USD PD 3.1 Type-C的控制器并不多，USB PD 3.1应用普及推动着业界进行技术突破。不单是支持USB PD 3.1的Type-C控制器IC，设计一款高效率高密度的USB PD 3.1 AC/DC适配器，支持输出功率至240W，输出电压范围从5V至48V，同样也对电源工况产生不小的挑战。而安森美最近发布了一款240W NCP1680 + NCP1345 Dual Switch Flyback 240W EVB，参考设计针对高效率高密度USB PD 3.1 AC/DC适配器设计，为电源工程师提供解决方案。

小结

速率、带宽、信号完整性，围绕这3个目标，高性能计算系统中的数据传输持续升级，迎合处理器性能升级带来的系统挑战，人工智能应用盛极一时，更是加速了这个进程。接口作为数据传输中重要的环节也“水涨船高”，在协议、芯片设计、IP等方面都追求更高性能指标，本文侧重讲述PCIe、SerDes，一个是协议，一个是数据传输技术，两者都在数据传输性能上能够提供有力支撑。

人工智能还在智能手机、AR/VR等消费电子设备中应用，数据传输能力要求也在提升。作为消费电子行业主要接口标准，USB-C普及使用有利于产品之间的互相兼容，其数据传输性能指标也比较高，文章介绍了该接口的控制器芯片设计挑战和解决方案。